- 第二代 CMM 容量
- 256 GB
- 带宽（公司称）
- 80 GB/s
- 能效提升（公司称）
- 约 30%
- 接口代次
- CXL 3.2
SK hynix 把展台后区用来做系统演示，时间是当地 2026 年 10 月 12 日至 15 日，地点在加州圣何塞。三套方案从左到右依次是第二代 CMM-DDR5、机架 MARS 与 CMM-Ax。CMM-DDR5 这一代容量 256 GB，接口为 CXL 3.2。新闻稿在 10 月 16 日发布，讲的是展出和演示，没有附带量产发货安排。
这颗模块让多台服务器共用一块内存池，按需要取用。公司称，相对上一代，带宽提升超过一倍，给出的数字是 80 GB/s，能效大约提高 30%。池化功能放进这一代，用来应付数据量大、负载高的环境。上一代带宽的绝对值，新闻稿没有单列。
2025 年 9 月，SK hynix 与 NAVER Cloud 签了业务协议，之后一起用 CXL 内存处理云上人工智能服务的瓶颈。这次拿出的是概念验证，还不是已经上线的商用服务。验证覆盖智能体场景中的 KV cache 共享，以及全模态服务 OmniServe 中的嵌入向量共享。公司称，对照过客户的真实系统与负载后，认为有条件继续扩大使用范围。
MARS 把伙伴设备收进同一机架，内存放在中心。与 Arcee、Liqid、Marvell 合作的演示，用池化内存连接多台服务器和 GPU。公司称，经 CXL 池搬运或复用 KV cache，比走常规网络通信更快。该对比来自展台演示，公司没有附上第三方实测。
与 AMD、Penguin、Xcena、Arcee 的另一场演示，同时用到 CXL 内存和 DRAM 加 SSD 的混合内存。公司称，机架可以存下并快速复用不断产生的大块 KV cache。演示还展示了按对话和任务历史预判下一批缓存，并提前载入 DRAM；完整缓存则放在 SSD 上。与 Pickle 的一场，公司称用池化内存做流式传输，可以缩短个人智能体里多个模型之间的等待。
HBF 走的是下一代 NAND 路线，和 HBM 一样使用硅通孔，把传统存储的大容量和更高带宽放到一起。展台用结构模型、规格牌子，以及内部仿真做出的视频和曲线来介绍它。公司把两种场景分开：低时延靠 HBM 的高速，同时服务很多用户、因而要大容量时靠 HBF。样品日程和量产日程，这篇新闻稿都没有给。
CMM-Ax 把计算放进内存，少搬一次数据，公司称这样能减轻数据中心的功耗和成本。长上下文推理的演示题为 Efficient Long Context LLM Serving。公司称，常规 GPU 系统难以处理的长上下文，可以在这颗模块里加速。相关工作，公司称已经发表在计算机体系结构会议 MICRO 2026。
存储系统研究负责人 Hosik Kim 在首日下午介绍 MARS。他指出，生成式人工智能和超大规模数据中心变大之后，以 CPU、GPU 为中心的结构会碰到内存墙，功耗一并上升。他描述的机架用新一代 CXL 连接处理器与加速器，做机架级内存池和动态零拷贝共享。他接着说，这样可以提高多个智能体之间的缓存复用，并应付大规模图神经网络训练里不规则的访存。
长上下文推理里，KV cache 会随对话和任务变长，容量和带宽常常先于芯片算力见顶。CXL 池化、DRAM 与 SSD 混用，以及把一部分计算放进内存，这次都停在展台演示或概念验证，采购时不能直接当成可下单的供货规格。国产加速卡进机房比选时，仍要单独核对显存能不能接住缓存、缓存能否跨机复用，以及闪存层是不是还只在路线图上；这场展示没有给出可写入合同的出货表。
